## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-218415


(43)公開日 平成5年(1993)8月27日

| (51)Int.Cl. <sup>5</sup> H 0 1 L 29/784 21/265 27/092 |             | 庁内整理番号             | FI      | 技術表示箇所   |
|---|-------------|--------------------|---------|--|
|   |             | 7377—4M<br>8617—4M |         | 29/ 78 3 0 1 X<br>21/ 265 V<br>さ 請求項の数 2(全 7 頁) 最終頁に続く |
| (21)出願番号  | 特顯平4-17176  |                    | (71)出願人 | 000001258<br>川崎製鉄株式会社                                  |
| (22)出顯日   | 平成4年(1992)1 | 月31日               |         | 兵庫県神戸市中央区北本町通1丁目1番28<br>号                              |
|   |             |                    | (72)発明者 | 多田 ▲吉▼秀<br>千葉県千葉市川崎町1番地 川崎製鉄株式<br>会社技術研究本部内            |
|   |             |                    | (74)代理人 | 弁理士 金山 敏彦 (外2名)  |
|   |             |                    |         |  |
|   |             |                    |         | ,  |

## (54)【発明の名称】 半導体装置

# (57)【要約】

【目的】 微細化に適し、動作性能のよい半導体装置。 【構成】 基板10上には、突出部20が、異方性エッチングによって形成されており、この突出部20内にトランジスタが内蔵される。すなわち、突出部20のゲート電極32にカバーされている中央部分がチャネルの領域22にソース領域24とされている。このドレイン領域22、ソース領域24はゲート電極32をマスクとした斜めイオン注入によって形成される。そして、ドレイン、ソース、チャネルの各領域の下方には基板の組成がそのまま残るステカ離部28が形成されている。このため、トランジスタの下方に酸化物絶縁層が不要となり、製造が簡単に行える。また、衝突電離によって、チャネル領域に生じたキャリアを基板10に逃がすことができる。



### 【特許請求の範囲】

【請求項1】 板状の半導体基板部と、

この半導体基板部上に突出形成された素子形成部と、 との素子形成部に設けられ、不純物がドープされた素子 動作領域と

素子形成部内の素子動作領域の下方に設けられ、上記半 導体基板部と同一組成を有する素子分離部と、

を有することを特徴とする半導体装置。

【請求項2】 上記半導体装置において、素子形成部の チャネルとなる部分の幅が充分小さく、チャネルキャリ 10 を形成することは現在のところ不可能であり、好適な性 アが素子形成部表面のみならず突起内部にまで形成され ることを特徴とする半導体装置。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、半導体基板上にMOS トランジスタなどの素子を形成する半導体装置に関す る。

## [0002]

【従来の技術】従来より、各種の半導体装置が提案され 利用されている。そして、このような半導体装置におい ては、その集積度を上昇させるために素子構造の微細化 が進んでいる。

【0003】ことで、通常の半導体装置は、平板状の半 導体基板(例えば、Si基板)の所定の領域に複数のM OSトランジスタ形成している場合が多い。との場合に は、ゲート領域を薄い絶縁層を介しゲート電極で覆った 状態でその両側の領域にイオンをドープして、ソース領 域、ドレイン領域を形成しMOSトランジスタを半導体 基板の所定領域に形成している。そして、このような半 30 導体装置のMOSトランジスタを微細化していくと、各 種の問題が生じる。すなわち、ドレイン付近の電界増加 に伴いドレイン空乏層がソース近傍の電位障壁近くまで 伸び、パンチスルー電流が発生するなどの短チャネル効 果が発生したり、チャネル内における電界強度の増加に 伴いキャリアのエネルギーが増加し衝突電離により電子 正孔対が発生するホットキャリア効果が発生したり、さ らにチャネルの垂直方向の電界が大きくなりキャリアの 移動度が小さくなったり、隣接する素子との素子分離が 十分行えなくなる等の問題が発生する。従って、従来の 半導体装置では、そのゲート長をサブミクロン程度以下 とすると、十分な性能、信頼性を保持できないという問 題点があった。

【0004】一方、とれらの問題点を改善するものとし T, SOI (Silicon OnInsulato r) 超薄膜トランジスタが提案されている。とのSOI 超薄膜トランジスタは、半導体基板上に酸化絶縁膜を形 成し、この酸化絶縁膜上にソース、ゲート、ドレイン領 域を形成したものである。との超薄膜トランジスタによ れば、絶縁膜上にトランジスタを形成するため、短チャ 50 【0009】

ネル効果、ホットキャリア効果の発生を抑制できると共 に、チャネル全体に電圧を印加できるため垂直方向の電 界を小さくしてキャリア移動度を大きく維持でき、さら に素子分離性に優れているという効果が得られる。

2

【0005】しかし、この超薄膜トランジスタはその構 造上、絶縁膜上にトランジスタを形成するためのSi基 板を形成することが必要である。ところが、絶縁膜(例 えば、SiO,)にSi単結晶層を形成することは技術 的に非常に難しい。特に、良質なSiエピタキシャル膜 能を持つ超薄膜トランジスタを実現することは困難であ った。

【0006】一方、超薄膜トランジスタに類似の効果を 得られる半導体装置として、Si基板上に極めて薄い突 出部を設け、との突出部内にソース、チャネル、ドレイ ン領域を設ける縦型超薄膜トランジスタが提案されてい る。そして、との縦型超薄膜トランジスタにおいては、 Si基板に異方性エッチングによって突出部を形成し、 その後との突出部を窒化シリコンによって覆った状態で ており、特にMOSトランジスタを内蔵したものが多く 20 フィールド酸化し、Si基板と突出部をフィールド酸化 層よって分離する。従って、突出部をSi単結晶として 形成することができ、さらに突出部内のトランジスタを 形成するため、集積率をさらに高くできるという効果が ある。なお、とのような装置については、例えば特開平 2-263473号公報等に示されている。

> 【発明が解決しようとする課題】しかしながら、上述の 縦型超薄膜トランジスタにおいては、上述のように、突 出部を耐酸化性の膜(例えば、Sⅰ,N↓)で覆って、 フィールド酸化を行い、突出部の下方までフィールド酸 化層を形成し、チャネル部と基板の絶縁分離を行う必要

がある。従って、このフィールド酸化工程において、チ ャネル部における結晶性が損なわれるおそれがあり、ト ランジスタの性能を十分なものとできないという問題点 があった。また、この縦型超薄膜トランジスタにおいて は、チャネル部は、フィールド酸化膜によって他の部分 と完全に分離されている。従って、チャネル部において 衝突電離が生じた場合には、同極性の余剰キャリアがと こに溜まることになり、電位がシフトして各種の弊害が 生じるという問題点があった。また、フィールド酸化層 は熱伝導度が低いため、チャネル部における熱放散が十 分に行えないという問題点もあった。さらに、フィール ド酸化によって得られた酸化層はゲート酸化膜とはその 性状が異なるため、ととにおける残留応力が大きくなっ

【0008】本発明は、上記問題点を解決することを課 題としてなされたものであり、微細化した際に、動作性 能が劣化しない半導体装置を提供することを目的とす る。

てしまうという問題点があった。

【課題を解決するための手段】本発明に係る半導体装置 は、板状の半導体基板部と、この半導体基板部上に突出 形成された素子形成部と、この素子形成部に設けられ不 純物がドープされた素子動作領域と、累子形成部内の素 子動作領域の下方に設けられ上記半導体基板部と同一組 成を有する素子分離部とを有することを特徴とする。

3

【0010】また、本発明は、上記半導体装置におい て、素子形成部のチャネルとなる部分の幅が充分小さ く、チャネルキャリアが素子形成部表面のみならず突起 内部にまで形成されることを特徴とする。

#### [0011]

【作用】本発明に係る半導体装置は、上述のような構成 を有しており、累子形成部内にトランジスタなどの素子 が収容されるため、素子を縦型とでき、集積度を上昇す ることができる。そして、索子分離部は基板と同一の組 成であるため、素子は通常の基板上に形成したものと同 様の動作が可能であり、酸化物上に素子を形成した場合 にような問題点が発生しない。

#### [0012]

【実施例】以下、本発明に係る半導体装置について、図 20 面に基づいて説明する。図1は、実施例の構成を説明す るための斜視図であり、p型のSi基板10の上部に は、突出部20が形成されている。そして、この突出部 20の両側には、n<sup>1</sup>型のドレイン領域22、n<sup>1</sup>型の ソース領域が形成されており、とのドレイン領域22、 ソース領域24に挟まれた領域に基板10と同じp型の チャネル領域26が形成されている。そして、これらド レイン領域22、ソース領域24、チャネル領域26は その下端が突出部20内に収まっており、突出部20の 下部には基板10の一部である素子分離部28が形成さ 30 スク、エッチング処理により、ゲート電極32を形成す れている。

【0013】また、基板10および突出部20の表面は すべてSiO,で形成される酸化膜30によって覆われ ており、チャネル領域26の表面にはゲート電極32が 形成されている。とのため、との酸化膜30はゲート酸 化膜として機能する。また、ゲート電極32は、外部と の電気的接続のため、基板10の所定の端部まで引き回 されている。

【0014】とのような、本実施例の半導体装置では、 突出部20内に1つのMOSトランジスタが構成されて 40 いる。従って、ドレイン領域22、ソース領域24にそ れぞれドレイン電極、ソース電極を接続すれば、ゲート 電極32への電圧の印加によって、チャネル領域26の 電位を制御しドレイン領域22→ソース領域24間の電 流を制御することができる。この例では、形成されてい るMOSトランジスタがnチャネルであるため、ゲート 電極に正の電圧を印加することによって、電流が流れ る。

【0015】特に、本実施例の装置によれば、突出部2 0の下部には、索子分離部28が形成されており、これ 50 て累子分離部28の大きさを決定しておく。

によって隣接素子との素子分離をほぼ完全に行うことが できる。そして、この素子分解部28は基板10の一部 である。そとで、衝突電離によって発生する基板と同極 性の余剰キャリア (本例の場合、正孔) が基板10 に排 出されることになり、チャネル領域26に溜まることが ない。従って、余剰キャリアの蓄積に伴うキンク(Ki nk)現象の発生がなく、また余剰の正孔による疑似短 チャネル効果の発生がない。また、消費電力により発生 した熱が基板10に容易に拡散するため、チャネル領域 10 26の加熱を防止することができる。

【0016】さらに、トランジスタを縦型とし、チャネ ル領域26をゲート電極32によって取り囲んでいるた め、チャネル領域全体の電圧を所定の値に制御すること ができ、動作性能を非常に高いものとすることができ る。

【0017】次に、本実施例の半導体装置の製造方法に ついて、図2に基づいて説明する。まず、Si単結晶か らなる基板 10表面に熱酸化によりSiO、層を形成 し、その上にSiN(または酸化膜)による線幅O.1 μm程度の線状パターンを形成する(S1)。Cの線状 パターンの形成は、電子(EB)ビーム描画露光装置お よび多層レジスト露光技術などを利用した超微細パター ニング技術によって行う。そして、このSiN線状パタ ーンをマスクとして、RIEなどによって基板10に異 方性エッチングを施し、所定の凹部40を形成して突出 部20を形成する(S2)。次に、SiNパターンを除 去すると共に、基板10の全表面を酸化しSiO、酸化 膜30を形成する(S3)。そして、全表面にポリシリ コン層Poly-Siを形成した(S4)後、通常のマ る(S5)。このゲート電極32に形成は、ECRエッ チング装置や中性ラジカルビームエッチングなどの高異 方性、高選択性エッチング技術を利用する。

【0018】 このようにして、突出部20の形成、この 表面へのゲート酸化膜を介するゲート電極32の形成が 終了した場合には、イオン注入によりドレイン領域2 2、ソース領域24を形成する(本実施例では、例えば リンの注入によるn、領域の形成)(S6)。ここで、 とのイオン注入は、イオンの照射方向をマスク、電圧印 加などによって斜め方向のみに限定する斜入射イオン注 入装置によって行う。そして、図3に示すようにイオン の照射角度αと凹部40の幅wは、突出部20の髙さを hとした場合に、tanα>w/hの関係が保持される ように決定する。従って、凹部40の側壁がマスクとし て機能し、突出部20の基板側にイオンが注入されない p基板と同一組成の素子分離部28が残留することにな る。なお、イオン注入工程の後には、加熱による熱拡散 工程があり、この工程においてドレイン領域22、ソー ス領域24が若干拡大する。そこで、このことも考慮し

【0019】とのように、突出部20の内部に素子分離 部28によって、基板10から素子分離されたMOSト ランジスタを形成することができる。なお、MOSトラ ンジスタを実際に動作させるためには、ソース電極、ド レイン電極、層間絶縁層、AI配線層、保護層などが必 要であるが、これらは一般的な方法で、この後形成さ れ、これによって半導体装置が動作可能なものとされ る。

【0020】本実施例によれば、素子分離部28を単に 基板 10 をそのまま残留することによって形成してい る。とのため、SOIのように素子分離のための酸化層 をMOSトランジスタと基板 10の間に形成する必要が なく、その製造工程の簡略化を図ることができる。従っ て、突出部20を良質なSi単結晶によって構成すると とができ、さらにフィールド酸化工程などの体積、構造 が大幅変化する過酷な条件の工程がないため、ゲート酸 化膜と、フィールド酸化膜との接点など大きな応力が残 留する部位の形成を防止することができる。

【0021】次に、図4に他の実施例の半導体装置の製 S6の前に、充填物の充填工程(S10)を有してい る。すなわち、この充填工程において、凹部40内に所 定量の充填物を充填した後、斜めイオン注入を行う(S 11)を行う。従って、充填物によって突出部下部に対 するイオン注入が防止され、凹部40の幅を広くして も、突出部下部に素子分離部を形成することができる。 従って、凹部40の幅を任意に選択することができ、ま た斜めイオンの注入精度をそれ程高く設定しなくても問 題が生じない。従って、製造が容易となるという効果が ある。なお、充填物はSiO,、SiNなどの絶縁物が 30 【図5】装置の他の実施例の構成を示す斜視図である。 好適である。

【0022】図5は、半導体装置の他の実施例の構成図 であり、多数の突出部20を所定間隔をおいて配列した ものである。本実施例によれば、突出部20の幅Tchよ り有効チャネル幅Wを大きくできるため、単位幅Lsp当 りの有効チャネル幅♥ (面積効率=♥/Lsp)を非常に 高くすることができる。特に、この例では、W、Lspと もほぼ0. 1μmとでき、素子の集積度を飛躍的に上昇 することができる。そして、この例では、1つのゲート 電極32を各突出部20のトランジスタに共通としてい

【0023】図6には、本発明の半導体装置によりイン バータを構成した例を示す。との例では、2つのP型ト ランジスタ50、52と2つのN型トランジスタ60、 62を有している。そして、トランジスタ50、60お よびトランジスタ52、62が電源電圧VDDとアースの 間に配置されている。そして、すべてのトランジスタ5 0、52、60、62のゲートにはVinが入力され、ト 10 ランジスタ50、60の接続点およびトランジスタ5 2、62接続点からVoutが出力される。従って、Vin がHの場合に、2つのN型トランジスタ50、52がオ ンし、Vout がLとなり、VinがLの場合に、2つのP 型トランジスタ60、62がオンし、Vout がHとな る。従って、図6の構成により、インバータが構成され


### [0024]


【発明の効果】以上説明したように、本発明に係る半導 体装置によれば、トランジスタを縦型としたため、集積 造方法を示す。との例においては、上述の図2における 20 度を高くでき、また基板と同一組成の素子分離部によっ て素子分離を行うため、製造が簡易に行えると共に、チ ャネル内のキャリアの蓄積を防止することができる。 【図面の簡単な説明】


> 【図1】本発明に係る半導体装置の実施例の構成を示す 斜視図である。

> 【図2】実施例の半導体装置の製造工程を示す説明図で ある。

- 【図3】斜めイオン注入工程の説明図である。
- 【図4】他の製造工程の説明図である。
- 【図6】インバータを構成した場合の構成図である。 【符号の説明】
  - 10 基板
  - 20 突出部
  - 22 ドレイン領域
  - 24 ソース領域
  - 26 チャネル領域
  - 30 酸化膜
  - 32 ゲート電極







特開平5-218415

(7)

フロントページの続き

 (51)Int.Cl.'
 識別記号
 庁内整理番号
 FI
 技術表示箇所

 7342-4M
 HOll 27/08
 321 N

.

.

.

THIS PAGE BY ARM (USPTO)